1
Download ZPCI002（ZEN7251G評価システム）取扱説明書
Transcript
ZPCI002 ＺＰＣＩ００２（ＺＥＮ７２５１Ｇ評価システム）取扱説明書 株式会社ジーニック (MZPCI002C09B)ZENIC INC. ZPCI002 Ｌｅｆｔ ｂｌａｎｋ (MZPCI002C09B)ZENIC INC. ZPCI002 目次 ◆概要...........................................................................................................................................................1 １． 特徴......................................................................................................................................................1 ２． 仕様......................................................................................................................................................2 ３． ブロック図.........................................................................................................................................3 ４． アドレスマップ................................................................................................................................4 ４．１． Ｉ／Ｏ領域.........................................................................................................................................................4 ４．２． メモリ領域........................................................................................................................................................5 ５． 機能......................................................................................................................................................6 ５．１． Ｉ／Ｏポート......................................................................................................................................................6 ５．２． ローカルクロック.........................................................................................................................................6 ５．３． ＦＰＧＡ用ランド.............................................................................................................................................6 ５．４． コンフィギュレーションデバイス用ランド......................................................................................6 ５．５． ユニバーサルランド..................................................................................................................................6 ５．６． 拡張コネクタ用ランド................................................................................................................................6 ５．７． ＥＥＰＲＯＭ......................................................................................................................................................7 ６． 拡張コネクタ用ランド端子一覧...........................................................................................8 ７． 付録Ａ（回路図） .........................................................................................................................10 ８． 付録Ｂ（寸法図）.........................................................................................................................14 ９． 改訂履歴........................................................................................................................................16 i (MZPCI002C09B)ZENIC INC. ZPCI002 Ｌｅｆｔ ｂｌａｎｋ ii (MZPCI002C09B)ZENIC INC. ZPCI002 ◆概要 ZPCI002 はＤＭＡ内蔵ＰＣＩバス・インタフェースＩＣ ZEN7251G 用の評価ボードです。基本仕様はＰＣＩ（Ｒｅｖｉｓｉｏｎ ２．２）規格に準拠しています。 Ｉ／Ｏアクセス及びメモリアクセスのターゲットデバイスとして非同期高速ＳＲＡＭを搭載しています。ボード上にはユ ニバーサル・ランド及び拡張コネクタ実装用ランドを用意していますので、ローカル側に任意のデバイスを実装してより 実使用状態に近い形での評価も可能になっています。 さらに、ＦＰＧＡ実装用ランド及びコンフィギュレーションデバイス実装用ランドも用意していますので、お客様でＦＰ ＧＡとコンフィギュレーションデバイスを実装していただくことにより、拡張基板を作成することなく柔軟な評価作業を行う ことができます（対応デバイスは表１を参照してください）。 ZEN7251G のローカルクロック入力（ＬＣＬＫＩ）はＰＣＩクロック出力（ＬＣＬＫＯ）と水晶発振器（５０ＭＨｚ）の出力とをジ ャンパピンで切り換え可能です。また、ＦＰＧＡ実装時にはＦＰＧＡからの出力を ZEN7251G のローカルクロック入力とし て利用することもできます。 汎用Ｉ／Ｏポートの動作を簡単にチェックできるようにＬＥＤを８個実装しています。 １．特徴 ○ローカルクロック入力選択可能 ○ユニバーサル・ランド、拡張コネクタ実装用ランド、ＦＰＧＡ（ALTERA CycloneＴＭ EP1C3T144）実装用ランド及 びコンフィギュレーションデバイス（ALTERA EPCS1SI8）実装用ランドを用意 ○高速ＳＲＡＭを対象デバイスとして、ＤＭＡ及びターゲットアクセスの動作確認が可能 ○ＬＥＤにより汎用Ｉ／Ｏポートの動作確認が可能 ○評価用ドライバ及び簡易アプリケーション添付 ○５V ＰＣＩ準拠 ○サイズ：１７４．６３ｍｍ × ９８．４１ｍｍ 1 (MZPCI002C09B)ZENIC INC. ZPCI002 ２．仕様 表１．仕様一覧 項目 最大動作周波数 ＳＲＡＭ ＬＥＤ 拡張コネクタ用ランド ＦＰＧＡ実装用ランド ＦＰＧＡコンフィギュレーション デバイス用ランド 動作環境条件 動作電源電圧 消費電流 寸法 仕様 ５０ＭＨｚ Ｉ／Ｏアクセス用：１６ｂｉｔ × ６４Ｋ × ２（内使用可能領域８ＫＢｙｔｅ） メモリアクセス用：１６ｂｉｔ × ２５６Ｋ × ２ 電源用（赤色 × １） ／ 汎用Ｉ／Ｏポート用（緑色 × ８） ２列６０ピン × ２（２．５４ｍｍピッチ） ALTERA CycloneＴＭ EP1C3T144 用 ALTERA EPCS1SI8 用 温度：０∼５０℃、湿度：３５∼８５％ ＋５Ｖ±５％ ＭＡＸ．６７０ｍＡ １７４．６３ × ９８．４１［ｍｍ］ 2 (MZPCI002C09B)ZENIC INC. ZPCI002 ３．ブロック図 ZPCI002 の内部ブロック図を図１に、基板回路図を付録Ａに示します。 Ｌｏｃａｌ ｂｕｓ ＦＰＧＡ 実装用ランド ＳＲＡＭ （Ｉ／Ｏアクセス用） 拡張コネクタ 実装用ランド ＳＲＡＭ （メモリアクセス用） ユニバーサル ランド ＺＥＮ７２５１Ｇ ＰＣＩ ｂｕｓ 図 １．ブロック図 3 (MZPCI002C09B)ZENIC INC. ZPCI002 ４．アドレスマップ ４．１．Ｉ／Ｏ領域 Ｉ／Ｏアクセスのテスト用デバイスとして非同期ＳＲＡＭ［１６ｂｉｔ × ６４Ｋ × ２（内使用可能領域８ＫＢｙｔｅ）］を搭載し ています。本ＳＲＡＭのチップセレクトには、内蔵アドレスデコーダを使用して８分割した領域のうちのＬＣＥ＃［０］を接続 しています。ＰＣＩバス側に要求するＩ／Ｏ領域のサイズは５１２Ｂｙｔｅに設定しています。従って、ローカルアドレス（ＬＡＤ Ｒ［１５：２］）のうち、下位７ｂｉｔ（ＬＡＤＲ［８：２］）はＰＣＩからのアドレス、上位７ｂｉｔ（ＬＡＤＲ［１５：９］）は ZEN7251G のＩ／Ｏ 用バンクレジスタに設定した値が使われます。 内蔵アドレスデコーダに関して、ZEN7251G のタイミングコントロールレジスタのｂｉｔ［２６：２４］を“１１１”に設定してい ますので、アドレスデコードの対象はｂｉｔ［１５：１３］になります。 以上より本ＳＲＡＭを対象として使用可能なアドレス領域は５１２Ｂｙｔｅ（ＰＣＩバスのリソースとしてリニアに確保）×１６（Ｉ ／Ｏ用バンクレジスタｂｉｔ［１２：９］で指定）＝８ＫＢｙｔｅになります（このように ZEN7251G ではバンクレジスタを活用する ことにより、ＰＣＩバスのリソース要求を最小限にとどめ広いローカルのアドレス領域を使用することができます。）。 なお、拡張コネクタを経由して他のＩ／Ｏデバイスを使用する場合はＬＣＥ＃［１］∼［７］をチップセレクトに接続してく ださい。その際、それぞれのデバイスへのアクセスはＩ／Ｏ用バンクレジスタを下表に従って設定してください。 表２．Ｉ／Ｏ領域アドレスマッピング ZEN7251G Ｉ／Ｏ用バンクレジスタ ＰＣＩアドレス（ｈ） ｂｉｔ［１５：１３］ ｂｉｔ［１２：９］ ｂｉｔ［８：０］ ０ ＳＲＡＭ ０００ ００００∼１１１１ １ 未使用 ００１ ００００∼１１１１ ２ 未使用 ０１０ ００００∼１１１１ ３ 未使用 ００１ ００００∼１１１１ ＸＸＸＸＸＸＸ００ ＢＡＲ※ ＋ ００００∼０１ｆｆ ４ 未使用 １００ ００００∼１１１１ ５ 未使用 １０１ ００００∼１１１１ ６ 未使用 １１０ ００００∼１１１１ ７ 未使用 １１１ ００００∼１１１１ ※ＢＡＲ： ZEN7251G ローカルバスコントロールベースアドレスレジスタ（Ｉ／Ｏ用）＆ｆｆｆｆｆｅ００（ｈ） ＬＣＥ＃ デバイス 4 (MZPCI002C09B)ZENIC INC. ZPCI002 ４．２．メモリ領域 メモリアクセスのテスト用デバイスとして非同期ＳＲＡＭ［１６ｂｉｔ × ２５６Ｋ × ２（全領域使用可能）］を搭載していま す。本ＳＲＡＭのチップセレクトには、ＬＡＤＲ［２５］を接続しています。ＰＣＩバス側に要求するメモリ領域は本ＳＲＡＭの アドレスの全領域をカバーする１ＭＢｙｔｅに設定しています。従って、Ｉ／Ｏ領域とは異なり、全領域をリニアにアドレッシ ングすることができます。ただし、チップセレクトにＬＡＤＲ［２５］を使用しているため、本メモリへのアクセスの際にはメモ リ用バンクレジスタのｂｉｔ［２５］に“０”を設定する必要があります（他のｂｉｔは任意です）。 なお、拡張コネクタを経由して他のメモリデバイスを使用する場合は、表３に示します本ＳＲＡＭが占有するアドレスと 重ならないようにご注意ください。 表３．メモリ領域アドレスマッピング ＬＡＤＲ［２４：２０］（ｈ） デバイス ＬＡＤＲ［２５］ ＳＲＡＭ ０ 未使用 １ ＸＸ ＬＡＤＲ［１９：０］（ｈ） ＰＣＩアドレス（ｈ） ０００００∼ｆｆｆｆｃ ＢＡＲ※ ＋ ０００００∼ｆｆｆｆｃ ０００００００∼１ｆｆｆｆｆｃ ＢＡＲ※ ＋ ０００００∼ｆｆｆｆｃ ※ＢＡＲ： ZEN7251G ローカルバスコントロールベースアドレスレジスタ（メモリ用）＆ｆｆｆ０００００（ｈ） 5 (MZPCI002C09B)ZENIC INC. ZPCI002 ５．機能 ５．１．Ｉ／Ｏポート Ｉ／Ｏポートの出力テスト用にＬＥＤを８個装備しています。 ５．２．ローカルクロック ジャンパポスト（ＪＰ５）の設定により、下表のようにクロックを切り換えることが出来ます。 表４．ローカルクロック ＪＰ５ ローカルクロック １−２ ZEN7251G のＰＣＩクロック出力（３３ＭＨｚ） ３−４ 水晶発振器出力（５０ＭＨｚ） ５−６ ＦＰＧＡ出力（最大５０ＭＨｚ）※ ※ＦＰＧＡ実装時 ５．３．ＦＰＧＡ用ランド ALTERA CycloneＴＭ EP1C3T144 用の実装ランドを用意しています。ＦＰＧＡを実装すれば子基板を作成すること なく、より詳細な評価が可能です。 ５．４．コンフィギュレーションデバイス用ランド 上記ＦＰＧＡをコンフィギュレーションするためのデバイス（ALTERA EPCS1SI8）用実装ランドも用意しています。 ５．５．ユニバーサルランド 部品用２．５４ｍｍピッチのユニバーサルランドを用意しています。 ５．６．拡張コネクタ用ランド 拡張コネクタを実装するためのランドを用意しています（ＣＮ２、ＣＮ３）。本ランドには ZEN7251G のすべてのローカ ルバス信号を接続しています。本ランドに基板接続用のコネクタを実装し、子基板を製作・増設することが可能です。な お、それぞれのランドの信号名については表７及び表８を参照してください。 6 (MZPCI002C09B)ZENIC INC. ZPCI002 ５．７．ＥＥＰＲＯＭ ZEN7251G の各種レジスタの初期化用にＥＥＰＲＯＭ（１Ｋｂｉｔ ＭＩＣＲＯＷＩＲＥ Ｓｅｒｉａｌ Ａｃｃｅｓｓ ＥＥＰＲＯＭ）を実装 しています。ジャンパポスト（ＪＰ１）の設定によりＥＥＰＲＯＭによる初期化の有効／無効を切り換えることができます。万 一、不適当な値をＥＥＰＲＯＭに設定し、ホストが立ち上がらなくなった場合はＪＰ１で初期化を無効にしてホストを立ち上 げてからＥＥＰＲＯＭを書き換えてください。なお、ZEN7251G モードレジスタ経由のＥＥＰＲＯＭへのアクセスはＪＰ１の 設定に関わらず可能です。 表５．初期化設定 ＪＰ１ ＥＥＰＲＯＭによる初期化 １−２ 有効 ２−３ 無効 表６．ＥＥＰＲＯＭ設定値 ＥＥＰＲＯＭ レジスタ オフセット アドレス（ｈ） ００ 予約 クラスコード（プログラミングＩ／Ｆ）、 ０１ レビジョンＩＤ ０２ クラスコード（ベースクラス、サブクラス） ０３ 予約 ０４ サブシステムベンダＩＤ ０５ サブシステムＩＤ ０６ インタラプトピン、インタラプトライン 設定値 （ｈ） 設定値の内容 ００００ ０００１ レビジョン：０１ｈ ０６８０ ００００ ２ｅｃ１ ０００３ ０１００ その他のＰＣＩブリッジ ０７ Ｍａｘ＿Ｌａｔ、Ｍｉｎ＿Ｇｎｔ ００００ ０８ レンジレジスタ（Ｉ／Ｏ用）下位ワード ｆｅ０１ ０９ バンクレジスタ（Ｉ／Ｏ用）下位ワード ００００ ０ａ ０ｂ ０ｃ ０ｄ ０ｅ レンジレジスタ（メモリ用）下位ワード レンジレジスタ（メモリ用）上位ワード バンクレジスタ（メモリ用）下位ワード バンクレジスタ（メモリ用）上位ワード タイミングコントロールレジスタ下位ワード ００００ ｆｆｆ０ ００００ ００００ ００１０ ZENIC 製ボード 本評価ボード インタラプトピンはＩＮＴＡ＃ Ｍａｘ＿Ｌａｔ、Ｍｉｎ＿Ｇｎｔは特に要 求しない Ｉ／Ｏ空間要求：５１２Ｂｙｔｅ Ｉ／Ｏ用チップセレクトは搭載ＳＲＡ Ｍを選択 メモリ空間要求：１ＭＢｙｔｅ メモリテスト用ＳＲＡＭのチップセレ クト有効 Ｉ／Ｏアクセスパルスワイズ：２ｃｌｋ 内蔵アドレスデコーダ有効、ＬＡＤＲ ０ｆ タイミングコントロールレジスタ上位ワード ０ｆ０１ ［１５：１３］でデコード メモリアクセスパルスワイズ：２ｃｌｋ １０ デバイスコントロールレジスタ下位ワード ００１４ デフォルト値 １１ デバイスコントロールレジスタ上位ワード ０００１ デフォルト値 １２ Ｉ／Ｏポートコントロールレジスタ ｆｆ００ デフォルト値 注意）メモリ空間および I/O 空間を未使用(０バイトの空間)にすることはできません。 7 (MZPCI002C09B)ZENIC INC. ZPCI002 ６．拡張コネクタ用ランド端子一覧 表７にＣＮ２、表８にＣＮ３の各端子の信号名を示します。なお、※印のついた信号はＦＰＧＡ実装時のみ有効です。 表７．拡張コネクタ用ランド（ＣＮ２）端子一覧表 信号名 No. 信号名 ＋１２Ｖ １ ２ −１２Ｖ ※ ＦＰＧＡ＿３７ｐｉｎ ３ ４ ＦＰＧＡ＿３８ｐｉｎ※ ＦＰＧＡ＿１ｐｉｎ※０ ５ ６ ＦＰＧＡ＿２ｐｉｎ※０ ※ ＦＰＧＡ＿３ｐｉｎ ０ ７ ８ ＦＰＧＡ＿４ｐｉｎ※０ ＦＰＧＡ＿５ｐｉｎ※０ ９ １０ ＦＰＧＡ＿６ｐｉｎ※０ ＦＰＧＡ＿７ｐｉｎ※０ １１ １２ ＦＰＧＡ＿１０ｐｉｎ※ ＦＰＧＡ＿１１ｐｉｎ※ １３ １４ ＦＰＧＡ＿２６ｐｉｎ※ ※ ＦＰＧＡ＿２７ｐｉｎ １５ １６ ＦＰＧＡ＿２８ｐｉｎ※ ＦＰＧＡ＿３１ｐｉｎ※ １７ １８ ＦＰＧＡ＿３２ｐｉｎ※ ＦＰＧＡ＿３３ｐｉｎ※ １９ ２０ ＦＰＧＡ＿３４ｐｉｎ※ ＧＮＤ ２１ ２２ ＦＰＧＡ＿３５ｐｉｎ※ ※ ＦＰＧＡ＿３６ｐｉｎ ２３ ２４ ＦＰＧＡ＿１７ｐｉｎ※ ＧＮＤ ２５ ２６ ＋５Ｖ ＬＤＡＴ［０］０ ２７ ２８ ＬＤＡＴ［１］０ ＬＤＡＴ［２］０ ２９ ３０ ＬＤＡＴ［３］０ ＬＤＡＴ［４］０ ３１ ３２ ＬＤＡＴ［５］０ ＬＤＡＴ［６］０ ３３ ３４ ＬＤＡＴ［７］０ ＧＮＤ ３５ ３６ ＬＤＡＴ［８］０ ＬＤＡＴ［９］０ ３７ ３８ ＬＤＡＴ［１０］ ＬＤＡＴ［１１］ ３９ ４０ ＬＤＡＴ［１２］ ＬＤＡＴ［１３］ ４１ ４２ ＬＤＡＴ［１４］ ＬＤＡＴ［１５］ ４３ ４４ ＋５Ｖ ＬＡＳ＃ ４５ ４６ ＬＡＩ＿ＬＡＭ＃ ＬＲＳＴ＃ ４７ ４８ ＬＢＥ＃［０］ ＬＢＥ＃［１］ ４９ ５０ ＬＢＥ＃［２］ ＬＢＥ＃［３］ ５１ ５２ ＧＮＤ ＭＥＲ＃ ５３ ５４ ＭＥＷ＃ ＩＯＲ＃ ５５ ５６ ＩＯＷ＃ ＷＡＩＴ＃ ５７ ５８ ＩＲＱ＃ ＋５Ｖ ５９ ６０ ＧＮＤ 8 (MZPCI002C09B)ZENIC INC. ZPCI002 表８．拡張コネクタ用ランド（ＣＮ３）端子一覧表 信号名 No. ＬＡＤＲ［２］０ １ ２ ＬＡＤＲ［４］０ ３ ４ ＬＡＤＲ［６］０ ５ ６ ＬＡＤＲ［８］０ ７ ８ ＬＡＤＲ［１０］ ９ １０ ＬＡＤＲ［１２］ １１ １２ ＧＮＤ １３ １４ ＬＡＤＲ［１５］ １５ １６ ＬＡＤＲ［１７］ １７ １８ ＬＡＤＲ［１９］ １９ ２０ ＬＡＤＲ［２１］ ２１ ２２ ＬＡＤＲ［２３］ ２３ ２４ ＬＡＤＲ［２５］ ２５ ２６ ＬＤＡＴ［１６］ ２７ ２８ ＬＤＡＴ［１８］ ２９ ３０ ＬＤＡＴ［２０］ ３１ ３２ ＬＤＡＴ［２２］ ３３ ３４ ＧＮＤ ３５ ３６ ＬＤＡＴ［２５］ ３７ ３８ ＬＤＡＴ［２７］ ３９ ４０ ＬＤＡＴ［２９］ ４１ ４２ ＬＤＡＴ［３１］ ４３ ４４ ＬＰＩＯ［０］ ４５ ４６ ＬＰＩＯ［２］ ４７ ４８ ＧＮＤ ４９ ５０ ＬＰＩＯ［５］ ５１ ５２ ＬＰＩＯ［７］ ５３ ５４ ＧＮＤ ５５ ５６ ＬＣＬＫＩ ５７ ５８ ＧＮＤ ５９ ６０ 信号名 ＬＡＤＲ［３］０ ＬＡＤＲ［５］０ ＬＡＤＲ［７］０ ＬＡＤＲ［９］０ ＬＡＤＲ［１１］ ＬＡＤＲ［１３］ ＬＡＤＲ［１４］ ＬＡＤＲ［１６］ ＬＡＤＲ［１８］ ＬＡＤＲ［２０］ ＬＡＤＲ［２２］ ＬＡＤＲ［２４］ ＋５Ｖ ＬＤＡＴ［１７］ ＬＤＡＴ［１９］ ＬＤＡＴ［２１］ ＬＤＡＴ［２３］ ＬＤＡＴ［２４］ ＬＤＡＴ［２６］ ＬＤＡＴ［２８］ ＬＤＡＴ［３０］ ＋５Ｖ ＬＰＩＯ［１］ ＬＰＩＯ［３］ ＬＰＩＯ［４］ ＬＰＩＯ［６］ ＋５Ｖ ＧＮＤ ＬＣＬＫＯ ＧＮＤ 9 (MZPCI002C09B)ZENIC INC. ZPCI002 ７．付録Ａ（回路図） 10 (MZPCI002C09B)ZENIC INC. A B C D AD[08] AD[07] +3.3V AD[05] AD[03] GND AD[01] +5V ACK64# +5V +5V -12V TCK GND TDO +5V +5V INTB# INTD# PRSNT1# RESERVED PRSNT2# GND GND RESERVED GND CLK GND REQ# +5V AD[31] AD[29] GND AD[27] AD[25] +3.3V C/BE[3]# AD[23] GND AD[21] AD[19] +3.3V AD[17] C/BE[2]# GND IRDY# +3.3V DEVSEL# GND LOCK# PERR# +3.3V SERR# +3.3V C/BE[1]# AD[14] GND AD[12] AD[10] GND C/BE[0]# +3.3V AD[06] AD[04] GND AD[02] AD[00] +5V REQ64# +5V +5V TRST# +12V TMS TDI +5V INTA# INTC# +5V RESERVED +5V RESERVED GND GND 3.3VAUX RST# +5V GNT# GND PME# AD[30] +3.3V AD[28] AD[26] GND AD[24] IDSEL +3.3V AD[22] AD[20] GND AD[18] AD[16] +3.3V FRAME# GND TRDY# GND STOP# +3.3V SDONE SBO# GND PAR AD[15] +3.3V AD[13] AD[11] GND AD[09] 8 PCI 5V 32BIT (REV2.2) CN1 8 B52 B53 B54 B55 B56 B57 B58 B59 B60 B61 B62 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 B18 B19 B20 B21 B22 B23 B24 B25 B26 B27 B28 B29 B30 B31 B32 B33 B34 B35 B36 B37 B38 B39 B40 B41 B42 B43 B44 B45 B46 B47 B48 B49 A52 A53 A54 A55 A56 A57 A58 A59 A60 A61 A62 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32 A33 A34 A35 A36 A37 A38 A39 A40 A41 A42 A43 A44 A45 A46 A47 A48 A49 7.5W maximum short JP2 BJP JP3 short BJP -12V +12V + C50 10uF/16V VCC C51 F104Z 7 7 + C52 10uF/16V C53 F104Z 6 6 C1 F104Z 3.3V 3.3V 3.3V 3.3V 3.3V C18 F104Z C12 F104Z C6 F104Z C2 F104Z R6 R5 5 5 3.3V 3.3V 3.3V 3.3V C19 F104Z C13 F104Z C7 F104Z C3 F104Z R63-000J R63-000J R4 S C D Q 3.3V 3.3V 3.3V C20 F104Z C14 F104Z C8 F104Z C4 F104Z 3.3V 3.3V 3.3V 3.3V C21 F104Z C15 F104Z C9 F104Z 3.3V 3.3V R63-103J 3 2 1 C5 F104Z 1 2 3 4 3.3V M93S46-WMN6 VCC PRE W VSS 3.3V 8 7 6 5 U2 XG8S-0331 JP1 C16 F104Z C10 F104Z 3.3V 3.3V TESTI2# R3 4 C17 F104Z C11 F104Z 3.3V 4 TP7 TP R63-103J 3.3V C4 C9 C10 C14 D5 D17 E3 H2 J16 L4 L16 P3 P16 R14 T4 T7 T15 U8 D14 G3 M15 R11 F1 K1 N1 M3 P2 N2 D15 T2 C2 D3 M4 L1 M2 B12 E2 G2 G1 H1 J1 K2 M1 U5 P1 E1 A5 V11 U11 U10 V9 V8 V7 U7 U6 V4 V3 V2 V1 U1 U2 T1 R1 D1 C1 B1 B2 A1 A2 A3 A4 B5 A6 B7 A8 B8 A9 A11 B11 A12 C12 A14 B14 ZEN7251G VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSOUT VSSCORE VSSCORE VSSCORE VSSCORE AD_MATCH TESTI0# TESTI1# TESTI2# TESTI3# TESTI4# ESK ECS EDI EDO EEN PERR# SERR# INTA# IDSEL FRAME# IRDY# TRDY# DEVSEL# STOP# PAR C/BE0# C/BE1# C/BE2# C/BE3# AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 AD16 AD17 AD18 AD19 AD20 AD21 AD22 AD23 AD24 AD25 AD26 AD27 AD28 AD29 AD30 AD31 REQ# GNT# CLK RST# U1 VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDOUT VDDCORE VDDCORE VDDCORE VDDCORE LPIO0 LPIO1 LPIO2 LPIO3 LPIO4 LPIO5 LPIO6 LPIO7 WAIT# IRQ# MER# MEW# IOR# IOW# LBE0# LBE1# LBE2# LBE3# LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 LADR14 LADR15 LADR16 LADR17 LADR18 LADR19 LADR20 LADR21 LADR22 LADR23 LADR24 LADR25 LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 LDAT23 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LCLKI LCLKO LRST# LAS# LAI_LAM# A7 B10 C5 D12 F4 F15 H4 H15 L2 L15 N4 R13 T5 T9 T12 T17 C11 G4 N16 T11 B17 B13 C13 D13 R3 R5 V5 T10 R10 B9 C16 C15 B16 B15 D16 C18 C17 B18 L18 L17 K18 K17 K16 K15 J18 J17 J15 H18 H17 H16 G18 G17 G16 G15 F18 F17 F16 E18 E17 E16 E15 D18 V12 U12 R12 V13 U13 T13 V14 U14 T14 V15 U15 V16 U16 V18 V17 U18 U17 T18 T16 R18 R17 R16 R15 P18 P17 P15 N18 N17 N15 M18 M17 M16 A16 A17 A10 A18 A15 2 3 3.3V GREEN R14 GREEN R13 GREEN R12 GREEN R11 GREEN R10 GREEN R9 GREEN R8 GREEN R7 R63-331J R63-331J R63-331J R63-331J R63-331J R63-331J R63-331J R63-331J 2 3.3V 8 7 6 5 8 7 6 5 1 2 3 4 1 2 3 4 D1 PG1111C D2 PG1111C D3 PG1111C D4 PG1111C D5 PG1111C D6 PG1111C D7 PG1111C D8 PG1111C 8 7 6 5 8 7 6 5 1 2 3 4 1 2 3 4 3.3V 8 7 6 5 8 7 6 5 1 2 3 4 1 2 3 4 RA1 RA5 RA2 RA3 3.3V RA63-103J RA63-103J RA63-103J RA63-103J RA4 RA6 RA7 RA8 3.3V RA63-103J RA63-103J RA63-103J RA63-103J 3 8 7 6 5 8 7 6 5 1 2 3 4 1 2 3 4 RED 3.3V VCC D9 BR1111C POWER R15 R63-331J TP8 TP TP9 TP TP10 TP TP11 TP Wednesday, March 25, 2009 Date: ZPCI002 Document Number PCI I/F Size A2 Title 1 Sheet TP1 TP3 TP4 TP2 TP5 TP6 R2 TP TP TP TP TP TP R63-103J 4-7-5, Nionohama Otsu-City SHIGA, 520-0801 JAPAN PHONE 077(526)2101 FAX 077(526)0500 ZENIC INC. R1 R63-103J 1 LAS# LAI_LAM# 1 LPIO0 LPIO1 LPIO2 LPIO3 LPIO4 LPIO5 LPIO6 LPIO7 WAIT# IRQ# MER# MEW# IOR# IOW# LBE0# LBE1# LBE2# LBE3# of LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 LADR14 LADR15 LADR16 LADR17 LADR18 LADR19 LADR20 LADR21 LADR22 LADR23 LADR24 LADR25 LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 LDAT23 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LCLKI LCLKO LRST# 3 Rev A B C D A B C D 8 8 7 7 IOR# IOW# LBE2# LBE3# LADR25 MER# MEW# LBE0# LBE1# LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 LADR14 LADR15 LADR16 LADR17 LADR18 LADR19 6 6 5 5 6 41 17 39 40 1 2 3 4 5 18 19 20 21 24 25 26 27 42 43 44 6 41 17 39 40 1 2 3 4 5 18 19 20 21 24 25 26 27 42 43 44 6 41 17 39 40 1 2 3 4 5 18 19 20 21 22 23 24 25 26 27 42 43 44 6 41 17 39 40 1 2 3 4 5 18 19 20 21 22 23 24 25 26 27 42 43 44 NC VSS VSS VCC VCC I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15 I/O16 NC VSS VSS VCC VCC I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15 I/O16 NC NC NC VSS VSS VCC VCC I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15 I/O16 NC NC NC VSS VSS VCC VCC I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15 I/O16 K6R1016V1D-T10 CS OE WE LB UB A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 U6 K6R1016V1D-T10 CS OE WE LB UB A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 U5 K6R4016V1D-T10 CS OE WE LB UB A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 U4 K6R4016V1D-T10 CS OE WE LB UB A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 U3 22 23 28 12 34 11 33 7 8 9 10 13 14 15 16 29 30 31 32 35 36 37 38 22 23 28 12 34 11 33 7 8 9 10 13 14 15 16 29 30 31 32 35 36 37 38 28 12 34 11 33 7 8 9 10 13 14 15 16 29 30 31 32 35 36 37 38 28 12 34 11 33 7 8 9 10 13 14 15 16 29 30 31 32 35 36 37 38 3.3V 4 4 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 LDAT23 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 3 3 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V C29 F104Z C28 F104Z C27 F104Z C26 F104Z C25 F104Z C24 F104Z C23 F104Z C22 F104Z 2 2 ZENIC INC. Wednesday, March 25, 2009 Date: ZPCI002 Document Number SRAM Size A2 Title 4-7-5, Nionohama Otsu-City SHIGA, 520-0801 JAPAN PHONE 077(526)2101 FAX 077(526)0500 1 Sheet 1 2 of 3 Rev A B C D A B C D 3 3 8 + C32 10uF/16V VCC + C30 10uF/16V VCC 8 INPUT U7 INPUT U10 TAB 1 2 LMS1587CS-ADJ OUTPUT ADJ/GND TAB 2 LMS1587CS-ADJ TAB 1 OUTPUT ADJ/GND TAB R20 R100-1650B R18 R63-1000F R17 R100-1650B R16 R63-1000F 7 + C33 10uF/16V + C31 10uF/16V 3.3V 7 + C34 10uF/16V 3 INPUT U8 1 2 3.3V 6 C49 F104Z LMS1587CS-ADJ OUTPUT ADJ/GND TAB TAB 6 2 1 LCLKO LCLKI FXO-37FL GND INH OUT VCC + C35 10uF/16V OSC1 R21 R63-200F R19 R63-1000F 1.5V 3 4 LCLKI JP5 3 4 1 2 6 5 R30 R63-220J LADR17 LADR18 LADR19 LADR20 LADR21 LADR22 LADR23 LADR24 LADR25 LBE0# LBE1# LBE2# LBE3# MER# MEW# IOR# IOW# WAIT# IRQ# LPIO0 LPIO1 LPIO2 LPIO3 LPIO4 LPIO5 LPIO6 LPIO7 TESTI2# LDAT23 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 LADR14 LADR15 LADR16 LAS# LAI_LAM# LRST# LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 5 109 110 111 112 113 114 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 139 140 141 142 143 144 LADR17 LADR18 LADR19 LADR20 LADR21 LADR22 LADR23 LADR24 LADR25 LBE0# LBE1# LBE2# LBE3# MER# MEW# IOR# IOW# WAIT# IRQ# LPIO0 LPIO1 LPIO2 LPIO3 LPIO4 LPIO5 LPIO6 LPIO7 TESTI2# XG8T-0631 73 74 75 76 77 78 79 82 83 84 85 91 94 96 97 98 99 100 103 104 105 106 107 108 LDAT23 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 LADR14 LADR15 LADR16 R32 R31 R63-220J 93 92 37 38 39 40 41 42 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 67 68 69 70 71 72 LAS# LAI_LAM# LRST# LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 5 CLK0 CLK1 I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O R63-220J TP12 TP GND GND GND GND GND GND GND GND GND GND GND GND VCCINT VCCINT VCCINT VCCINT VCCIO4 VCCIO4 VCCIO3 VCCIO3 VCCIO2 VCCIO2 VCCIO1 VCCIO1 GNDA_PLL1 GNDG_PLL1 VCCA_PLL1 TMS TDI TCK TDO NSTATUS CONF_DONE NCONFIG DATA0 DCLK NCSO ASDO NCEO NCE MSEL0 MSEL1 EP1C3T144 CLK2 CLK3 I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O U11 TP13 TP 9 30 43 45 63 65 80 101 116 118 136 138 46 64 117 135 44 66 81 102 115 137 8 29 18 19 15 89 95 88 90 87 86 14 13 24 12 25 20 21 22 23 16 17 1 2 3 4 5 6 7 10 11 26 27 28 31 32 33 34 35 36 1.5V 3.3V R26 R25 R29 R28 1.5V 4 R63-103J R63-103J R63-103J R63-103J 4 3.3V 1.5V 1.5V 3.3V 3.3V R27 R63-103J 3.3V C48 F104Z C40 F104Z C42 F104Z C36 F104Z 1 3 5 7 9 1.5V 3.3V 3.3V C41 F104Z C43 F104Z C37 F104Z XG8W-1031 2 4 6 8 10 JP4 1.5V 3.3V 3.3V C46 F104Z C44 F104Z C38 F104Z 1.5V 3.3V 3.3V R22 R23 R24 3 C47 F104Z C45 F104Z C39 F104Z 3 R63-103J R63-103J R63-103J 3.3V 2 6 1 5 EPCS1 DATA DCLK NCS ASDI U9 GND VCC VCC VCC 4 3 7 8 3.3V 2 LCLKI LPIO4 LPIO5 LPIO6 LPIO7 LPIO0 LPIO1 LPIO2 LPIO3 LDAT24 LDAT25 LDAT26 LDAT27 LDAT28 LDAT29 LDAT30 LDAT31 LDAT16 LDAT17 LDAT18 LDAT19 LDAT20 LDAT21 LDAT22 LDAT23 LADR14 LADR15 LADR16 LADR17 LADR18 LADR19 LADR20 LADR21 LADR22 LADR23 LADR24 LADR25 LADR2 LADR3 LADR4 LADR5 LADR6 LADR7 LADR8 LADR9 LADR10 LADR11 LADR12 LADR13 MER# MEW# IOR# IOW# WAIT# IRQ# LAS# LAI_LAM# LRST# LBE0# LBE1# LBE2# LBE3# LDAT8 LDAT9 LDAT10 LDAT11 LDAT12 LDAT13 LDAT14 LDAT15 LDAT0 LDAT1 LDAT2 LDAT3 LDAT4 LDAT5 LDAT6 LDAT7 2 VCC +12V 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 XG4H-6031 CN3 XG4H-6031 CN2 Wednesday, March 25, 2009 Date: ZPCI002 Document Number FPGA and Connector, Power Size A2 Title 4-7-5, Nionohama Otsu-City SHIGA, 520-0801 JAPAN PHONE 077(526)2101 FAX 077(526)0500 ZENIC INC. -12V 1 Sheet 1 3 of 3 Rev A B C D ZPCI002 ８．付録Ｂ（寸法図） 14 (MZPCI002C09B)ZENIC INC. 1.6 A-A（ 5： 1） (20ﾟ) 0.25 1.8 5.08 10.16 106.68 85.4 85.9 4.83 7.5 15 2-φ3.2TH . R0 26 0.5 0.5 C0.4 B01 2-0.8×17=13.6±0.1 1.854 1.016 7 92 0. 0.8±0.05 2.54 5.35 33.0±0.1 CN1 A A P=1.27 材質 14.61 2-φ3.2TH 1 2 2.54 1 2 22.86 ZPCI002.JWW 5.08 ZPCI002 承認 図番 ZPCI002寸 法 図 担当 株式会社ジーニック 日付 名称 頁 員数 指 示 な き 寸 法 公 差 は ± 0.127と す る 斜線部 部品実装・パターン禁止 適応機種 訂正記事 板厚 尺度 仕上 6層 T= 1:1 1.6 ス ル ー ホ ー ル (5:1) B62 C0.4 P=1.27×10=12.7 51.44 3-1 設計 作図 検図 承認 作成日付 2005.1.20 FR-4 記号 14.61 15.44 B52 B CN3 CN2 4-φ3.2+ 00 . 1TH φ3.2TH 10.0±0.05 B49 2.54 2-φ1.5+ 00 . 1TH 59 60 59 60 P=1.27×48=69.96 62.87 63.7 2-C0.4 R 104.47 P=1.27 224-φ0.45AuPAD (1番ピン) A シルク文字方向 2-φ3.18±0.08 B（ 5： 1） 12.7 8.26 174.63 6.89 41.3 23.0±0.05 30.48 98.42 25.4 40.5±0.1 7.62 30.48 20.32 19.68 2.54 4.34 1.8 A ZPCI002 ９．改訂履歴 バージョン １．０ １．１ １．２ １．３ １．４ 改訂日付 ０５／０５／１３ ０５／０５／１７ ０５／０５／２３ ０５／０７／１９ ０９／０２／２５ 内容 初版発行 寸法図修正 一部フォント修正 サブシステムＩＤ修正 住所変更 16 (MZPCI002C09B)ZENIC INC. ZPCI002 Ｌｅｆｔ ｂｌａｎｋ 17 (MZPCI002C09B)ZENIC INC. ZPCI002 ご注意 （１）本製品および本資料は株式会社ジーニックの著作物です。 （１）したがって、本資料の全部または一部を無断で複製、転載することはご遠慮ください。 （２）本製品及び本資料の内容は性能向上のために、予告なく変更する場合があります。 （２）ご使用に際しては、最新の資料をご請求願います。 （３）本資料に記載されております内容は工業所有権、その他の権利の実施に対する保証または実施権の許諾を （３）行うものではありません。 （４）本資料に記載されております応用回路例は基本的な使用方法を示したものであり、 （４）回路の動作を保証するものではありません。 （５）本製品の具体的な運用の結果、他への影響につきましては責任を負いかねますので、ご了承ください。 （６）本製品は一般的な電子機器（電算機、計測機器、産業用ロボット、位置決め制御装置 ｅｔｃ．）に （６）使用されることを前提にしております。したがって、人命に関わる輸送機器、医療機器、航空・宇宙、 （６）原子力関係機器などには使用しないでください。 株式会社 ジーニック URL http://www.zenic.co.jp/ ／ E-mailｌ [email protected] 〒５２０−０８０１：滋賀県大津市におの浜４−７−５ オプテックスビル８Ｆ ＴＥＬ：０７７−５２６−２１０１ ／ ＦＡＸ：０７７−５２６−０５００ (MZPCI002C09B)ZENIC INC.
