Download ARM Cortex r1p3 Datasheet

List of tables
Table 49.
Table 50.
Table 51.
Table 52.
Table 53.
Table 54.
Table 55.
Table 56.
Table 57.
Table 58.
Table 59.
Table 60.
Table 61.
Table 62.
Table 63.
Table 64.
Table 65.
Table 66.
Table 67.
Table 68.
Table 69.
Table 70.
Table 71.
Table 72.
Table 73.
Table 74.
Table 75.
Table 76.
Table 77.
Table 78.
Table 79.
Table 80.
Table 81.
Table 82.
Table 83.
Table 84.
Table 85.
Table 86.
Table 87.
Table 88.
Table 89.
Table 90.
Table 91.
Table 92.
Table 93.
Table 94.
Table 95.
Table 96.
Table 97.
Table 98.
Table 99.
Table 100.
8/138
RM0352
Watchdog PCell identification register WDTPCellID0-3 - part 4 . . . . . . . . . . . . . . . . . . . . . 46
WDTPCellID0-3 register bit fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Expressions for calculating timer intervals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Summary of registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Control register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Raw interrupt status register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Masked interrupt status register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Peripheral identification register options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Timer peripheral ID0 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Timer peripheral ID1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Timer peripheral ID2 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
TimerPeriphID3 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
PrimeCell ID0 register bit assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
PrimeCell ID1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
PrimeCell ID2 register bit assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
PrimeCell ID3 register bit assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
SysTick registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
SysTick control and status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
SysTick reload value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
SysTick current value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
I2C register list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
I2C control register (I2C_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
I2C slave control register (I2C_SCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
I2C master control register (I2C_MCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
I2C transmit FIFO register (I2C_TFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . )79
I2C status register (I2C_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
I2C receive FIFO register (I2C_RFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
I2C transmit FIFO threshold register (I2C_TFTR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
I2C receive FIFO threshold register (I2C_RFTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
I2C baud-rate counter register (I2C_BRCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
I2C interrupt mask set/clear register (I2C_IMSCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
I2C raw interrupt status register (I2C_RISR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
I2C masked interrupt status register (I2C_MISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
I2C interrupt clear register (I2C_ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
I2C hold time data (I2C_THDDAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
I2C hold time START condition F/S (I2C_THDSTA_FST_STD) . . . . . . . . . . . . . . . . . . . . 94
I2C setup time START condition F/S (I2C_TSUSTA_FST_STD) . . . . . . . . . . . . . . . . . . . . 95
SMBUS slave control register (I2C_SMB_SCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
I2C peripheral identification register 0 (I2C_PERIPHID0). . . . . . . . . . . . . . . . . . . . . . . . . . 96
I2C peripheral identification register 1 (I2C_PERIPHID1). . . . . . . . . . . . . . . . . . . . . . . . . . 96
I2C peripheral identification register 2 (I2C_PERIPHID2). . . . . . . . . . . . . . . . . . . . . . . . . . 97
I2C peripheral identification register 3 (I2C_PERIPHID3). . . . . . . . . . . . . . . . . . . . . . . . . . 97
I2C PCell identification register 0 (I2C_PCELLID0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
I2C PCell identification register 1 (I2C_PCELLID1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
I2C PCell identification register 2 (I2C_PCELLID2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
I2C PCell identification register 3 (I2C_PCELLID3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
PrimeCell SSP register summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
SSPCR0 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
SSPCR1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
SSPDR register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
SSPSR register bit assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
DocID024647 Rev 1