Download Chapter 2 Altera DE2

W
M.T
.100
O
W
C
WW .100Y.
.TW
.TW
M
M
O
W
DE2-70 User Manual
O
W
Y.C
WW .100Y.C M.TW
0
T
.
0
O
W
W.1 Y.COM W
W
WW .100Y.C M.TW
0
W
T
.
0
W.1 Y.COM W
WW 00Y.CO .TW
W
W
W
0
W
T
.
0
M
M
.1
W.1Description
M.T
W
Signal Name.COFPGA Pin No.
.CO .TW
O
W
Y
W
C
W
0
Y
W
W
W
.101 Address[0]OM
M.T
.100
W
M.T
DRAM0_A[0]
PIN_AA4
SDRAM
O
W
O
W
C
C
W
0Y.C M.TW
W
W
0
WW .100Y.
T
.
1
T
.
.
M
O
DRAM0_A[1]
PIN_AA5
SDRAM
OM
WW 1 Address[1]
Y.C
WW 00Y.CO .TW
0
W
.TW
W
0
Y.C
W
.T
1
DRAM0_A[2]
PIN_AA6
SDRAM
1.1
Address[2] OM
M
.
W
M
O
W
WW 00Y.CO .TW
0Y.C M.TW
W
0
WDRAM0_A[3]
1
0Y.C M.TW
.
PIN_AB5
SDRAM
1
Address[3]
1
M
W.
O
WW 00Y.CO .TW
.CO .TW
W
C
.
Y
W
W
0
Y
W
DRAM0_A[4].10
PIN_AB7M
SDRAM 1 Address[4]
00
W.1 Y.COM W
M.T
O
W
O
W
C
.
W
C
W
Y
W 1 Address[5]
W
Y.
W
DRAM0_A[5]
SDRAM
M.T
.100
.100 PIN_AC4OM.T
O
100
W
M.T
W
C
.
O
Y.C
WW
DRAM0_A[6]
SDRAM
1 Address[6]
.TW
W
00Y
Y.C
WW .100PIN_AC5
TW
.
1
0
T
M
.
.
0
M
O
1
W
M
O
.C
W.
WW 0PIN_AC6
DRAM0_A[7]
SDRAM
Address[7] 00Y
W
.CO .TW
Y.C
W1 W
.TW
0
Y
W
T
.
1
0
M
.
1
0
M
.
O
1
W
M
O
W
W.
1 Address[8]
WW PIN_AD4
W SDRAM W
.CO .TW DRAM0_A[8]
0Y.C M.TW
Y.C
0
0
Y
W
T
.
1
0
0
.
M
.1 0
W.1PIN_AC7Y.COM W SDRAM 1 Address[9]
WW 00Y.CO .TW
W
W
WW 00Y.CO .TW DRAM0_A[9]
W
M.T SDRAM 1 Address[10]
.100
W.1 Y.COM W
M
.1
O
DRAM0_A[10] WWPIN_Y8
O
W
W
C
.
.C
Y
W
W
W
.TW
M.T
.100
.TW DRAM0_A[11]
100
00Y
M
.
O
1
W
M
.
O
PIN_AE4
SDRAM
1
Address[11]
W
C
O
W
.C
W
WW .100Y.
.TW
.TW
00Y
WW .100Y.C M.TWDRAM0_A[12]W PIN_AF4
M
1
M
.
O
SDRAM 1 Address[12] W
O
W
WW 00Y.CO .TW
WW .100Y.C M.TW
WW .100Y.C M.TWDRAM_D[0] W PIN_AC1
1 Data[0]
W.1 Y.COM SDRAM
O
WW 00Y.CO .TW
W
W
C
W
.
W
W
W
0
Y
W
T
.
0
W
M
PIN_AC2.1
M SDRAM 1 Data[1] WW.1
M.TDRAM0_D[1]
.100
O
W
.CO .TW
O
W
C
.
Y
W
C
W
.
0
Y
W
W
W
Y
W
W
DRAM_D[2]
PIN_AC3 .100
SDRAM 1 Data[2]
M
.10
M.T
W
M.T
.100
O
W
.CO .TW
O
W
W
C
.
Y
W
C
W
.
0
Y
W
W
W
Y
W
DRAM_D[3]
PIN_AD1
.T 1 Data[3]
W
.10
MSDRAM
.100
OM
W
M.T
.100
O
W
C
.
O
W
W
C
.
Y
W
C
W
.
0
Y
.TW
DRAM_D[4]
PIN_AD2
SDRAM
W
.T 1 Data[4] W W.10
00
WW .100Y
M
.TW
1
M
.
O
M
O
W
O
W
W
PIN_AD3
1 Data[5]
WW .100Y.C M.TW
W
WW .100Y.C SDRAM
T
.
WW .100Y.C DRAM_D[5]
T
.
M
M
W
ODRAM_D[6]
WW 00Y.CO .TW
W
.COSDRAM.T1 W
PIN_AE1 W
Data[6]
C
.
Y
W
W
W
0
Y
W
W
.10
W.1 Y.COM W
M.T
.100
OM 1 Data[7]
W
O
W
W
C
DRAM_D[7]
PIN_AE2
SDRAM
.
W
C
Y
W
W
.TW
WW .100Y.
M.T
.100
.TW
100
M
.
O
W
M
O
W
C
.
DRAM_D[8]
PIN_AE3
SDRAM
1
Data[8]
O
W
WW .100Y
.TW
WW .100Y.C M.TW
WW .100Y.C M.TW
M
O
W
DRAM_D[9]
W
.CO 1 Data[9]
W
.CO .TW PIN_AF1 WWW 00YSDRAM
WW .100Y.C M.TW
T
.
WW .100YDRAM_D[10]
PIN_AF2
Data[10]
O1 M
W.1 SDRAM
OM
WW 00Y.CO .T
W
C
.
W
C
W
.
Y
W
W
W
Y
W
W
M.T
.100SDRAM 1OData[11]
W.1 Y.COM
M.T PIN_AF3
.100DRAM_D[11]
W
O
W
W
C
.
W
W
0Y 1 Data[12]
W
.TW
0Y.C M.TW
WW .10DRAM_D[12]
M.
.100
10SDRAM
PIN_AG2
M
.
O
W
O
W
C
W
.CO .TPIN_AG3
WW .100Y.
W
0Y.C
WW .1SDRAM
TW
.
0
WW .1DRAM_D[13]
1 Data[13]
M
00Y
M
W
O
W
.CO
OM
W
W
C
.
Y
W
C
W
.
0
Y
W
W
0
Y
W
DRAM_D[14]
SDRAM
W
.TW
M.T
.100 1 Data[14]
W.1 Y.CO
MPIN_AH1
.100
O
W
O
W
W
C
.
W
.C
Y
W
PIN_AH2
WW SDRAM
WW DRAM_D[15]
.100
.TW
1001 Data[15]OM.T
00Y
.
O
1
W
M
.
W
O PIN_AA9
W
W
.C
Y.C
W
C
W
.
0
Y
W
W
DRAM0_BA_0
SDRAM 1 Bank
Address[0]
W
0
0
Y
W
T
.
0
W
00
W.1 Y.C
M.T
OM
W1.1Bank Address[1]
W
W.1 Y.COPIN_AA10
C
.
W
DRAM0_BA_1
SDRAM
W
Y
W
W
W
.T
100
00
W
.
.TW
1
00
M
.
1
W
M
.
O
W
O
W
DRAM0_LDQM0
PIN_V9
SDRAM
Data
Mask
W
Y.C
WW .100Y.
0
WW1 Low-byte
T
.
0
WW .100Y.C M.TW
1
M
W. DataYMask
O
DRAM0_UDQM1
PIN_AB6
SDRAMW
1 High-byte
WW 00Y
W
.CO .TW
C
.
W
W
W
0
Y
W
W
.10 Strobe OM
W.1
M.T
.100 PIN_Y9
WAddress
DRAM0_RAS_N
SDRAM 1 Row
O
W
W
C
.
W
C
W
.
Y
W
WW .100YPIN_W10M.TW SDRAMW
.100
100 Strobe OM.T
.
W
DRAM0_CAS_N
1
Column
Address
W
O
W
W
W
WW .100Y.C M.TW
WW .100Y.C M.TW
O
W
60
O
W
WW .100Y.C M.TW
WW .100Y.C M.TW
O
W
O
W
WW .100Y.C
WW .100Y.C M.TW
W
O
W
WW
WW .100Y.C M.TW
O
WW
W
Y.C