Download MSC8102ADS - Freescale Semiconductor

Table of Contents
4.7.1
4.7.2
SDRAM Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
SDRAM Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.8
Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.9
4.9.1
4.9.2
4.9.3
TDM Port Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Time Slot Interchanger (TSI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
E1/T1 Framer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
CODEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.10
RS232 Transceivers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.11 Packet Peripherals (Host-side) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.11.1
ATM SONET Framer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.11.2
10/100 T-Base Ethernet Phy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.12 Board Control & Status Register - BCSR . . . . . . . . . . . . . . . . . . . 62
4.12.1
BCSR0 - Board Control / Status Register 0. . . . . . . . . . . . . . . . . . 63
4.12.2
BCSR1 - Board Control / Status Register 1. . . . . . . . . . . . . . . . . . 64
4.12.3
BCSR2 - Board Control / Status Register 2. . . . . . . . . . . . . . . . . . 65
4.12.4
BCSR3 - Board Control / Status Register 3. . . . . . . . . . . . . . . . . . 66
4.12.5
BCSR4 - Board Status Register - 4 . . . . . . . . . . . . . . . . . . . . . . . . 67
4.12.6
BCSR5 - Board Identification Register - 5 . . . . . . . . . . . . . . . . . . 68
4.12.7
BCSR6 - Board Miscellaneous Register - 6. . . . . . . . . . . . . . . . . . 69
Section 5 Support Info
5.1
5.1.1
5.1.2
Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Host 60-x Bus Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Slave System Bus Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
5.2
Host Memory Controller Registers’ Programming. . . . . . . . . . . . 76
5.3
Slave Memory Controller Registers’ Programming . . . . . . . . . . . 79
5.4
5.4.1
Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Power Supplies. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.5
5.5.1
5.5.2
5.5.3
5.5.4
5.5.5
5.5.6
5.5.7
Interconnect Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
P1,P5 - Stereo Phone Jack Connectors . . . . . . . . . . . . . . . . . . . . . 84
P2 - SMB Connector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Logic Analyzer Connectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
P6 - RJ45 E1/T1 Line Connector. . . . . . . . . . . . . . . . . . . . . . . . . . 85
P10 - Slave UART Port Connector . . . . . . . . . . . . . . . . . . . . . . . . 85
P13 - Altera’s In System Programming (ISP) . . . . . . . . . . . . . . . . 86
P14 - Host Debug OnCE (SYS) Connector . . . . . . . . . . . . . . . . . 86
MSC8102ADSUM/D Ver. 1.2
User’s Manual
V