Download DN9200K10PCIE8T

Figure 83 - Repère de LED
L'utilisateur LED sont reliés aux banques où les daughtercards sont reliés. La « tension de banque » ne
peut pas match la tension courante de la source de la LED. Dans ce cas-ci, employez la correspondance
standard d'entraînement à la banque, et pas la LED. Par exemple, quand un daughtercard LVCMOS25 est
joint et tous autres signaux sur la banque emploient la norme LVCMOS25, employez la norme
LVCMOS25 pour la LED sur cette banque. N'employez pas DCI sur des signaux de LED. Vous pouvez
commander l'éclat des LED ou en employant bas-conduisez le réglage (DRIVE=2ma dans le dossier de
.ucf), ou en rendant le rebond de rendement rapidement haut et bas comme mon chat.
Référence de partie
DS39, DS40, DS41, DS42,
DS43, DS44, DS45, DS46,
DS47, DS48, DS49, DS50,
DS51, DS52, DS53, DS54
DS59, DS60, DS61, DS62
DS55, DS56, DS57, DS58
DS63, DS64, DS65, DS66,
DS67, DS68, DS69, DS70,
DS71, DS72, DS73, DS74,
DS75, DS76, DS77, DS78
DS83, DS84, DS85, DS86
DS79, DS80, DS81, DS82
Nom de LED
UTILISATEUR LED (FPGA A)
T1
T1
DS21
Ethernet LINK1000
Activité d'Ethernet
Ethernet LINK100
Couleur
JAUNE
UTILISATEUR LED (FPGA A)
UTILISATEUR LED (FPGA A)
UTILISATEUR LED (FPGA B)
ROUGE
VERT
JAUNE
UTILISATEUR LED (FPGA B)
UTILISATEUR LED (FPGA B)
ROUGE
VERT
VERT
JAUNE
VERT
FPGA A et B chacun ont un total de 24 utilisateur-accès LED. Les LED numéro 0 à 23. L'endroit de
l'IOS à employer pour ces LED peut être trouvé dans le dossier fourni d'UCF ou le netlist. Le nom de
chaque LED est marqué dedans silkscreen à côté de la LED.
17.3 Ethernet LED
Ces LED sont commandées par l'Ethernet PHYs relié à FPGA B. Ils peuvent également être utilisateurcontrôleur en plaçant des registres dans l'interface série du PHYs.