Download ST10R272L user manual

Table of Contents
12.1 ASYNCHRONOUS OPERATION
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
12.2 SYNCHRONOUS OPERATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
12.3 HARDWARE ERROR DETECTION CAPABILITIES . . . . . . . . . . . . . . 233
12.4 ASC0 BAUD RATE GENERATION . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
12.4.1Asynchronous mode baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . 234
12.4.2Synchronous mode baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
12.5 ASC0 INTERRUPT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
12.6 USING THE ASC0 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
13 SYNCHRONOUS SERIAL PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
13.1 XBUS IMPLEMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.2 SSP REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.2.1SSP control register 0 - SSPCON0 . . . . . . . . . . . . . . . . . . . . . . . .
13.2.2SSP Control Register 1 - SSPCON1 . . . . . . . . . . . . . . . . . . . . . .
13.2.3SSP transmit buffer registers - SSPTBx . . . . . . . . . . . . . . . . . . . .
13.2.4Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.5Starting a transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.6Performing a Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.7Chip enable lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.8Using the SSP chip enable and clock lines for output functions . .
13.2.9Continuous transfer modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.10Interrupt control for the SSP . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.11SSP input/output pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.12Accessing the on-chip SSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.13Visibility of accesses to the SSP . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.14Single chip mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.15External bus mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.16Accessing the SSP in hold mode . . . . . . . . . . . . . . . . . . . . . . . .
13.2.17Power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
240
242
243
244
244
245
247
248
248
250
251
251
253
253
253
254
254
14 WATCHDOG TIMER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
14.1 WATCHDOG TIMER OPERATION . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
15 SYSTEM RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
6/320