Download FIFO Generator Core v3.3 User Guide

Table of Contents
Preface: About This Guide
Guide Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Additional Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Typographical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Online Document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Chapter 1: Introduction
About the Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Recommended Design Experience . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Feedback. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
15
15
16
FIFO Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Chapter 2: Core Overview
System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Clock Implementation Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Built-in FIFO Support in Virtex-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Built-in FIFO Support in Virtex-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
First-Word Fall-Through . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Non-Symmetric Aspect Ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17
17
17
17
18
18
Core Configuration and Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Independent Clocks: Block RAM and Distributed RAM . . . . . . . . . . . . . . . . . . . . . . . .
Independent Clocks: Virtex-5 and Virtex-4 Built-in FIFO . . . . . . . . . . . . . . . . . . . . . . .
Common Clock: Block RAM, Distributed RAM, Shift Register . . . . . . . . . . . . . . . . . .
Common Clock: Virtex-5 and Virtex-4 Built-in FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
19
19
20
FIFO Generator Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
FIFO Interfaces. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Interface Signals: FIFOs With Independent Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Interface Signals: FIFOs with Common Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Chapter 3: Generating the Core
CORE Generator Graphical User Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
FIFO Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Component Name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
FIFO Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Common Clock (CLK), Block RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Common Clock (CLK), Distributed RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Common Clock (CLK), Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Common Clock (CLK), Built-in FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Independent Clocks (RD_CLK, WR_CLK), Block RAM . . . . . . . . . . . . . . . . . . . . . . . . .
FIFO Generator v3.3 User Guide
UG175 April 2, 2007
www.xilinx.com
30
30
30
30
30
31
31